ニュース

English


我々と日立製作所が共同で実現した省電力技術が日刊工業新聞に掲載されました。
記事はこちらです。
日立製作所のニュースリリースはこちらです。
(Jun. 20th, 2008)


VLSIシンポジウム2008において以下の内容で発表を行います。

将来のスーパーコンピュータの省電力化につながるLSI省電力技術を開発
−プログラムパターンに応じて、動作周波数と基板電圧をきめ細かに制御し、消費電力を大幅に削減

全文はこちらです。
 Microsoft Word型式(.doc)
 Adobe PDF型式(.pdf)
(Jun. 18th, 2008)

我々と染谷研究室が共同で実現した電力伝送シートが多数のメディアに取り上げられました。

http://techon.nikkeibp.co.jp/article/NEWS/20061204/124943/

http://www.nikkei.co.jp/news/main/20061204AT1G0402Y04122006.html

http://www.yomiuri.co.jp/science/news/20061204i512.htm

http://www.tokyo-np.co.jp/flash/2006120401000429.html

http://www.sankei.co.jp/culture/kagaku/061205/kgk061205000.htm

技術的詳細は染谷研究室まで。

(Dec. 6th, 2006)

ISSCC 2007 において3件の関連発表を行います。

# M.Takamiya, T.Sekitani, Y.Miyamoto, Y.Noguchi, H.Kawaguchi, T.Someya and T.Sakurai, "Design Solutions for a Multi-Object Wireless Power Transmission Sheet Based on Plastic Switches," Paper#20.4, ISSCC'07, Feb. 2007.

# N.Miura, H.Ishikuro, T.Sakurai, T.Kuroda, "A 0.14pJ/b Inductive-Coupling Inter-Chip Data Transceiver with Digitally-Controlled Precise Pulse Shaping," Paper#20.2, ISSCC, Feb. 2007.

# T.Sakurai, "Organic-transistor circuit design (tutorial)," invited, T8, ISSCC'07, Feb. 2007.

(Nov. 28th, 2006)

CICC2006において2件の発表を行います。

# Atit Tamtrakarn, Hiroki Ishikuro, Koichi Ishida and Takayasu Sakurai, "Compact outside-rail circuit structure by single-cascode two-transistor topology," CICC 2006, 17.4, Sep.2006.

# Kohei Onizuka, Hiroshi Kawaguchi, Makoto Takamiya, Tadahiro Kuroda and Takayasu Sakurai, "Chip-to-Chip Inductive Wireless Power Transmission System for SiP Applications," CICC 2006, 15.1, Sep.2006.

(Jun. 28th, 2006)

以下の2件が最も多く引用されたJSSC掲載論文としてリストされました。 関連サイト

# T.Sakurai, A.R.Newton, "Alpha-power law MOSFET model and its applications to CMOS inverter delay and other formulas," IEEE JSSC, Vol.SC-25, No.2, pp. 584-94 Apr. 1990.

# T.Sakurai, "Approximation of wiring delay in MOSFET LSI," IEEE JSSC, Vol.SC-18, No.4, pp. 418-426 Aug. 1983.

(Apr. 14th, 2006)

VLSIシンポジウム2006において2件の発表を行います。

# Kenichi Inagaki, Danardono Dwi Antono, Makoto Takamiya, Shigetaka Kumashiro, and Takayasu Sakurai, "A 1-ps resolution on-chip sampling oscilloscope with 64:1 tunable sampling range based on ramp waveform division scheme," Symp. on VLSI circ. 2006, 8.1, June 2006.

# Atit Tamtrakarn, Hiroki Ishikuro, Koichi Ishida, Makoto Takamiya, Takayasu Sakurai, "A 1-V 299µW Flashing UWB Transceiver Based on Double Thresholding Scheme," Symp. on VLSI circ. 2006, 23.2, June 2006.

(Mar. 9th, 2006)

ISSCC'06において2件の関係論文が発表されました。

# M. Takamiya, T. Sekitani, Y. Kato, H. Kawaguchi, T. Someya, T. Sakurai, "An Organic FET SRAM for Braille Sheet Display with Back Gate to Increase Static Noise Margin," ISSCC'06, Paper#15.4, Feb. 2006.

# N. Miura, D. Mizoguchi, M. Inoue, K. Niitsu, Y. Nakagawa, M. Tago, M. Fukaishi, T. Sakurai, T. Kuroda, "A 1Tb/s 3W Inductive-Coupling Transceiver for Inter-Chip Clock and Data Link," ISSCC'06, Paper#23.4, Feb. 2006.

(Mar. 13th, 2006)

桜井教授がP&Iパテントコンテストにおいてパテント・オブ・ザ・イヤーを受賞しました。 関連サイト

関連ドキュメント:
委員会コメント(.doc)
特許公報(.pdf)
(Nov. 11th, 2005)

A-SSCC2005において3件の発表を行います。

# K.Ishida, A.Tamtrakarn, H.Ishikuro, and T.Sakurai, "An Outside-Rail Opamp Design Targeting for Future Scaled Transistors," A-SSCC'05, Paper#2.4, Nov. 2005.

# C.Q.Tran, H.Kawaguchi, and T.Sakurai, "95% Leakage-Reduced FPGA using Zigzag Power-gating Dual-VTH/VDD and Micro-VDD-Hopping," A-SSCC'05, Paper#6.2, Nov. 2005.

# K.Onizuka and T.Sakurai, "VDD-Hopping Accelerator for On-Chip Power Supplies Achieving Nano-Second Order Transient Time," A-SSCC'05, Paper#6.1, Nov. 2005.

(Aug. 19th, 2005)

VLSIシンポジウム2005において3件の発表を行います。

# K.W.Choi, Y.Xu, and T.Sakurai "Optimal Zigzag (OZ): An Effective Yet Feasible Power-Gating Scheme Achieving Two Orders of Magnitude Lower Standby Leakage," Proc. of Symposium on VLSI Circuits, accepted for presentation, Jun. 2005.

# F.R.Saliba, H.Kawaguchi, T.Sakurai, "Experimental Verification of Row-by-Row Variable VDD Scheme Reducing 95% Active Leakage Power of SRAM's," Proc. of Symposium on VLSI Circuits, accepted for presentation, Jun. 2005.

# K.Ishida, K.Kanda, A.Tamtrakarn1, H.Kawaguchi, and T.Sakurai, "Managing Leakage in Charge-Based Analog Circuits with Low-VTH Transistors by Analog T- Switch (AT-Switch) and Super Cut-off CMOS," Proc. of Symposium on VLSI Circuits, accepted for presentation, Jun. 2005.

(Mar. 4th, 2005)

シート型有機スキャナが紹介されました。
http://www.nikkei.co.jp/news/sangyo/20041210AT1D1003S10122004.html
http://www.business-i.jp/news/electric/art-20041210204227-KIQWCWRWOG.nwc
http://www.mainichi-msn.co.jp/shakai/photojournal/news/20041211k0000m0400360 00c.html
(Dec. 21st, 2004)

桜井研の全博士課程卒業生の論文がISSCC'05にアクセプトされ、他の関係論文もISSCC'05のプレゼンテーションにアクセプトされました。
(Oct. 22nd, 2004)

JSSCの以下の論文が多数参照され、殿堂入りしました。
T.Sakurai and A.R.Newton, "Alpha-Power Law MOSFET Model and Its Applications to CMOS Inverter Delay and Other Formulas"
(Oct. 1st, 2004)

STARCシンポジウム2004において徳永和宏君が「Dual-VTH, dual-VDD, dual-Wを使った低消費電力ライブラリに関する考察」で最優秀プレゼンテーション賞を受賞しました。
(Sep. 9th, 2004)

台湾大学および交通大学にて"Perspectives of Low Power Electronics"と題して 桜井教授がIEEE Distinguished Lecturer Programの講演を行います。
詳細はこちら
(Feb. 10th, 2004)

有機トランジスタで実現した電子人工皮膚の開発について記者会見を行いました。
記者会見の概要と資料はこちら。 また、本研究成果についてはIEDM 2003 およびISSCC 2004に採択されました。

関連リンク
東京大学工学系研究科 染谷研究室
http://www.asahi.com/science/update/1122/001.html
http://nano.nikkeibp.co.jp/members/NEWS/20031121/10716/
http://ne.nikkeibp.co.jp/members/NEWS/20031121/100692/
http://ne.nikkeibp.co.jp/members/NEWS/20031113/100555/
http://ne.nikkeibp.co.jp/members/NMDNEWS/20031125/100711/
(Nov. 21st, 2003)

米国 Intel corporationより "Low-leakage / leakage-tolerant CMOS memory design" の研究に関しデスクトップPCの奨学寄付を頂きました。
(Sep. 8th, 2003)

LSI IPデザイン・アワードを当研究室が3年連続受賞しました。 詳細はこちら
(Jun. 10th, 2003)

我々はここ50年間でISSCCに多くの論文で貢献したことを認められました。
(Mar. 3rd, 2003)

桜井教授がIEEE CAS Distinguished Lecturerに就任しました。
(Mar. 3rd, 2003)

桜井教授が 「ISSCC 2002 Outstanding Evening Panel Award」を受賞しました。
(Jan. 6th, 2003)

桜井教授が高速VLSIに関する功績により、2003年1月1日付けでIEEEフェローメンバーになりしました。 IEEE Class of 2003 Fellows
(Nov. 20th, 2002)

2003年2月開催予定のIEEE International Solid-State Circuits Conference (ISSCC)において、プレナリー1件を含む4件の論文が採択されました。

H. Kawaguchi, K. Kanda, K. Nose, S. Hattori, D. D. Antono, D. Yamada, T. Miyazaki, K. Inagaki, T. Hiramoto, and T. Sakurai, "A 0.5-V, 400-MHz, VDD-Hopping Processor with Zero-VTH FD-SOI Technology"

Kouichi Kanda, Danardono Dwi Antono, Koichi Ishida, Hiroshi Kawaguchi, Tadahiro Kuroda, and Takayasu Sakurai, "1.27-Gbps/pin, 3mW/pin Wireless Superconnect (WSC) Interface Scheme"

Kyeong-Sik Min and Takayasu Sakurai, "Zigzag Super Cut-off CMOS (ZSCCMOS) Block Activation with Self-Adaptive Voltage Level Controller: An Alternative to Clock-Gating Scheme in Leakage Dominant Era"

Takayasu Sakurai, "Perspectives on Power-Aware Electronics (Plenary Talk)"
(Oct. 18th, 2002)

LSI IPデザイン・アワードを当研究室が2年連続受賞しました。

川口 博,張 綱,李 誠洙,桜井 貴康, IP優秀賞:「電圧ホッピングとアプリケーションスライシングによるリアルタイムアプリケーション向け低電力プロセサシステム」, LSI IPデザイン・アワード運営委員会,委員長:田中 昭二(財団法人国際超電導産業技術研究センター副理事長,超電導工学研究所所長),平成13年5月23日,副賞:研究助成金150万円

川口 博,辛 英洙,桜井 貴康, IP優秀賞:「75%電力節減可能な離散FV制御機構を有する低電力リアルタイムOS:µITRON-LP」, LSI IPデザイン・アワード運営委員会,委員長:田中 昭二(財団法人国際超電導産業技術研究センター副理事長,超電導工学研究所所長),平成14年5月29日,副賞:研究助成金150万円
(May. 23rd, 2002)


Home